Forschende des Fraunhofer IZM unter der Koordination von IMEC arbeiten im Rahmen des im EU-geförderten Projekt PUNCH gemeinsam mit Partnern aus Forschung und Industrie an einer neuen Art von optischen Schaltern, die Datennetzwerke von Grund auf beschleunigen und eine 8-mal so schnelle Datenübertragung im Vergleich zu herkömmlichen Aufbauten ermöglichen sollen. Anwendungsszenarien dieser neu entwickelten, photonisch integrierten Schaltungen (PICs) wären Rechenzentren oder Verkehrsnetzwerke.

Verzögerungsfreie Datenübertragung zum Ziel

Die Datenübertragung über große Entfernungen funktioniere zwar über Glasfaser, aber die Systeme in Rechenzentren und Netzknoten wandeln die optischen Signale immer noch in elektrische um. Dabei komme es immer wieder zu Signalverzögerungen oder -störungen, weil die elektrischen Signale eine Mindestlaufzeit benötigen. Außerdem gehe durch die erzeugte Wärme der elektrischen Widerstände wertvolle Energie verloren, so eine aktuelle Veröffentlichung.

Durch den Einsatz von optischen Schaltungen würde die Datenverarbeitung immer noch elektronisch erfolgen. Allerdings bringen die PICs die optischen Signale so nah wie möglich an die elektronischen Chips, wodurch sie Geschwindigkeit und Integrationsdichte signifikant erhöhen. Optische Schaltungen können so nicht nur größere Datenmengen übertragen, sondern sind dabei auch noch schneller und weniger störanfällig.

Besonders bei zeitkritischen Anwendungen, etwa in der Fahrzeugkommunikation oder der Videoübertragung, ist das Gleichgewicht zwischen Flexibilität und Zuverlässigkeit eine Herausforderung. Hier will das Projekt PUNCH ansetzen und sowohl dynamische Anpassungen als auch zuverlässige Übertragungszeiten garantieren.

1 Package für elektronische und photonische Schaltungen

Die PICs werden unter anderem von den Projektpartnern University of Cambridge und IMEC entwickelt. Am Fraunhofer IMZ arbeitet man hingegen an einer skalierbaren Packaginglösung. Diese Herausforderung wolle man mit einer Zusammenführung von PICs und elektronisch integrierten Schaltungen (EICs) in einem heterogenen Fan Out Wafer Level Package (FOWLP) lösen.

Dabei sind mehrere EICs und ein PIC in einem Package integriert und elektrisch miteinander verbunden. Bislang haben die Forschenden die Technologie für Testchips entwickelt und integrieren sie momentan in funktionalen Chips. Dieses Verfahren biete dank einfacherer Aufbauart und kürzeren elektrischen Verbindungen eine weitaus bessere Performance gegenüber herkömmlichen Designs, so das Forschungsteam. Außerdem verbesserten Wafer-Level-Prozesse die Skalierbarkeit. Durch das Verfahren werde die Übertragungsgeschwindigkeit im Netzwerk von derzeit 200 Gb/s um das 8-Fache auf 1,6 Tb/s gesteigert, während die Technologien sogar eine noch weitergehende Skalierung ermöglichen.

Das Projekt läuft bis zum 31. August 2026, und mit Fertigstellung sollen die Forschungsergebnisse eine Lösung für zuverlässige Kommunikation mit niedriger Latenz und garantierter Dienstqualität, weniger Netzwerküberlastungen, einen niedrigeren Energieverbrauch und geringere Kosten für Schnittstellen bei der Übertragung von großen Datenmengen bieten. Es existieren bereits eine Machbarkeitsstudie und erste Demonstratormodule. Folgende Partner arbeiten am Projekt PUNCH: Fraunhofer IZM, Phix BV, Ericsson, AT&S, Nvidia und der University of Cambridge unter der Koordination des IMEC.

Bild: Fraunhofer IZM